日經亞洲引述消息報導，台積電目前正在敲定一項採用方形基板的「面板級封裝」技術規格，以滿足更高效能的人工智慧晶片需求，並計畫最快在2027年左右開始小規模量產。而這項新技術能有效支援輝達和Google等人工智慧晶片的整合需求。

日經亞洲引述消息於15日報導，目前晶圓是由一整根圓柱狀的矽晶棒切片而成，因此大多數晶片都製造在直徑300毫米（mm）的圓形晶圓上。但台積電的新技術屬於業界所稱的「面板級封裝」（panel-level packaging，PLP），改用方形基板，能容納更多晶片元件，有助於提升運算效能。

制定面板級封裝的技術標準，是推動該技術產業化的關鍵一步，因為從設備製造商到材料供應商，整條供應鏈都必須調整產品設計，以適應方形基板。

嚴控品質、從小做起　採用310x310毫米的方形基板

2位知情人士向日經亞洲透露，台積電（TSMC）第一代面板級封裝會採用310x310毫米的方形基板。這比過去試驗過的510x515毫米小得多，但仍比傳統圓形晶圓的有效面積更大。

一位了解內情的人表示，「台積電希望能嚴格控管品質，因此決定先從較小的方形尺寸開始，而不是直接採用之前實驗中那種更大的版本。因為光是要把化學藥劑均勻塗佈整塊基板，本來就很具挑戰性。」

消息人士指出，台積電目前正在加快技術開發腳步，並已在桃園建置一條試產線，預計 2027 年左右開始小規模生產。

台積電新封裝技術衝擊供應鏈　廠商重新設計設備

台積電轉向這種全新型態的封裝方式，將影響許多設備商的產品與研發藍圖。目前已有來自美國、日本與台灣的機台廠商著手重新設計設備，以因應新的基板形狀。

據了解，台積電也必須確保新的形狀與尺寸能保留足夠的邊緣空間，以利設備商開發出能夠有效且安全地搬運基板的機械手臂等自動化設備。由於方形基板邊角浪費較少，將有助於提升使用效率。

全球最大晶片封裝與測試公司日月光投控（ASE）先前宣布要建立一條採用600x600毫米基板的面板級封裝產線，但在得知台積電打算先從較小尺寸起步後，也決定在高雄建立另一條使用相同尺寸的試產線。

AI晶片需求暴增　促使台積電押寶新一代技術

過去晶片封裝被認為技術門檻低於晶片製造，但隨著人工智慧（AI）晶片需求暴增，先進封裝技術的地位已和晶片製造不相上下。像台積電的CoWoS封裝技術，能將GPU、CPU和高頻寬記憶體（HBM）整合成單一「超級晶片」（superchip），包括美國晶片設計大廠輝達（Nvidia）的Blackwell、美國半導體公司博通（Broadcom）、美國電商企業亞馬遜（Amazon）、美國科技公司谷歌（Google）和美國半導體公司超微（AMD）等大廠都倚賴CoWoS技術。

根據美國紐約的國際金融服務公司摩根士丹利（Morgan Stanley）與產業人士估算，用傳統的300毫米圓晶圓封裝時，大約可放16組輝達B200晶片、12組AMD MI355晶片，或約25組Google最新的張量處理單元（TPU）。

但隨著晶片設計業者持續追求更高效能、將更多晶片整合在同一封裝中，傳統方式已不敷使用，促使台積電押寶新一代技術。台積電董事長魏哲家在2024年中也曾證實，該公司正在開發面板級封裝技術，預估大約需3年時間才能投入應用。

晶片封裝精度與技術門檻高　台積電決定獨自研發

台積電原本曾考慮與擅長處理方形材料的顯示器廠合作，例如鴻海集團旗下的面板大廠群創（Innolux），但最終決定獨立開發，原因是顯示器產業的精度標準與技能層級，無法滿足先進晶片封裝的要求。

對於媒體詢問，台積電僅重申魏哲家去年的公開說法，即公司確實正在開發這項技術；日月光則未回應置評請求。

中國科技巨頭華為也積極發展面板級封裝，視其為繞過美國封鎖先進製程的一條出路。其供應商中國面板公司京東方科技集團，與半導體公司通富微電正投入這項技術的研發。